A natureza teórica da metodologia de ensino de arquitetura de computadores se deve principalmente à falta de material didático focado ao seu ensino prático, tendo em vista a aplicabilidade do conteúdo. No entanto, FPGAs tornam possível acesso fácil e barato ao desenvolvimento de hardware relativamente complexo, possibilitando o desenvolvimento prático de hardware com custo e infra estrutura drasticamente reduzidos.

Dentre os conceitos especialmente distantes do contato prático dos alunos, está o conceito de pipeline: uma técnica de implementação de processadores que permite que instruções sejam sobrepostas durante o processamento. Esse resultado é obtido por meio da divisão de instruções em partes menores, que podem ser realizadas em hardware especializado, permitindo que a execução de novas instruções comece antes do término das anteriores, resultando em um aumento significativo na velocidade de execução de programas com muitas instruções. O contato prático com tais técnicas requer acesso direto ao hardware do processador, inviável caso hardware comercial seja utilizado, mas drasticamente facilitado utilizando-se um processador em FPGA com código aberto.

O projeto visa o desenvolvimento de um sistema de pipeline em um processador educacional desenvolvido em FPGA utilizando a linguagem de modelagem de hardware VHDL, permitindo aos alunos contato direto com o hardware e seu funcionamento. Serão desenvolvidas características que aproximem o aluno da prática e aplicação das teorias abordadas de forma a fornecer conhecimento aprofundado da área e incentivo ao estudo e produção de hardware.